Realiza recuperação de clock e dados para dados NRZ de 622,08 Mb/s (STS-12/OC-12/STM-4) ou 155,52 Mb/s (STS-3/OC-3/STM-1)
Atende às especificações Bellcore, ITU e ANSI para desempenho de jitter
Entrada LVTTL com frequência de referência de 19,44 MHz
O pino de saída Lock Detect monitora o comprimento da sequência de dados e a deriva de frequência em relação ao clock de referência
Os dados são retemporizados na saída
Entrada LVPECL com detecção ativa de sinal alto
Saídas de alta velocidade e baixo jitter podem ser configuradas como LVPECL ou LVDS de baixo consumo
Baixo consumo de energia - 0,188 Watts (típico)
Alimentação de +3,3 V
Pacote TSSOP de 20 pinos
Requer um capacitor externo
A operação de bypass do PLL facilita o processo de depuração da placa
